M E N U

Previous Doc

Next Doc

Go to Doc#

First Hit

☐ Generate Collection

L1: Entry 1 of 1

File: JPAB

Jun 29, 2001

PUB-NO: <u>JP02001176296A</u>

DOCUMENT-IDENTIFIER: JP 2001176296 A

TITLE: DYNAMIC MEMORY DEVICE PERFORMING STRESS TEST

PUBN-DATE: June 29, 2001

INVENTOR-INFORMATION:

NAME

COUNTRY

HATAKEYAMA, ATSUSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTD

APPL-NO: JP11352370

APPL-DATE: December 10, 1999

INT-CL (IPC): $\underline{G11} \ \underline{C} \ \underline{29/00}; \ \underline{G11} \ \underline{C} \ \underline{11/401}$

ABSTRACT:

PROBLEM TO BE SOLVED: To perform a stress test detecting defect between a pair of bit lines in a short time.

SOLUTION: More pairs of bit lines are simultaneously connected to a data bus line at the time of a stress test mode than that at the time of a normal write-in mode, and voltage of a H level and a L level are applied to a pair of bit line simultaneously connected from a write-in amplifier connected to the data bus line. After that, a sense amplifier of a selected pair of bit lines is activated with timing being different from timing at the time of a normal write-in mode, the pair of bit lines is driven, and sufficient voltage is applied. Further, the data bus line has a global data bus line and plural local data bus lines which can be connected to the above, in the case of such constitution that a pair of bit lines is connected selectively to the local data bus line, at the stress test mode, more data bus lines are connected to the global data bus lines than that of at the normal write-in mode. And, a write-in amplifier is connected to the global data line.

COPYRIGHT: (C) 2001, JPO

Previous Doc Next Doc Go to Doc#

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-176296 (P2001-176296A)

(43)公開日 平成13年6月29日(2001.6.29)

(51) Int.Cl.'
G 1 1 C 29/00

11/401

職別記号 671 FI G11C 29/00 11/34

デーマコート*(参考) 671F 5B024 371A 5L106

審査請求 未請求 請求項の数6 OL (全 16 頁)

(21)出願番号

特願平11-352370

(22)出顧日

平成11年12月10日(1999.12.10)

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 畠山 淳

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100094525

弁理士 土井 健二 (外1名)

Fターム(参考) 5B024 AA15 BA06 BA09 BA25 BA29

CA07 CA15 CA27 EA02


5L106 AA01 DD01 DD36 EE02


(54) 【発明の名称】 ストレス試験を行うダイナミックメモリデバイス

(57)【要約】

【課題】ビット線対間の不良を顕在化するストレス試験を短時間で行う。

【解決手段】ストレス試験モードの時に、通常の書き込みモード時より多くのビット線対がデータバス線に同時に接続され、データバス線に接続された書き込みアンプから同時接続されたビット線対にHレベルとしレベル電圧を印加する。その後、通常の書き込みモード時とは異なるタイミングで、選択されたビット線対のセンスアンプを活性化して、上記ビット線対を駆動し十分な電圧を印加する。更に、データバス線が、グローバルデータバス線とそれに接続可能な複数のローカルデータバス線とを有し、ビット線対は、ローカルデータバス線に選択的に接続される構成の場合は、前記ストレス試験モード時に、通常の書き込みモード時より多くのローカルデータバス線がグローバルデータバス線に接続される。そして、書き込みアンプはグローバルデータバス線に接続されている。





2

【特許請求の範囲】

【請求項1】複数のビット線対と複数のワード線と、そ れらの交差位置に設けられた複数のメモリセルとを有す るダイナミックメモリデバイスにおいて、

書き込みアンプが接続されたデータバス線と、

前記ビット線対に設けられ、前記ビット線対を駆動する センスアンプとを有し、

ストレス試験モードの時に、通常書き込みモード時より 多い前記ビット線対が前記データバス線に同時に接続さ れ、前記書き込みアンプから同時接続された前記ビット 10 第1の動作モード時において、前記センスアンプが活性 線対にHレベルとLレベルの電圧が印加され、その後、 前記選択されたビット線対の前記センスアンプの活性化 が開始され、当該ビット線対が駆動されることを特徴と するダイナミックメモリデバイス。

【請求項2】請求項1において、

更に、前記書き込みアンプに書き込みデータを供給する データ入力端子を有し、

前記ストレス試験モード時において、前記データ入力端 子から供給された書き込みデータに従って、前記書き込 みアンプが前記接続されたビット線対に電圧を印加する 20 ことを特徴とするダイナミックメモリデバイス。

【請求項3】請求項1において、

前記ストレス試験モード時において、前記センスアンプ を活性化するタイミングで、外部からセンスアンプ活性 化タイミング信号が供給されることを特徴とするダイナ ミックメモリデバイス。

【請求項4】請求項1において、

更に、前記ビット線対、ワード線、メモリセル及びセン スアンプをそれぞれ有する複数のメモリバンクを有し、 バンクそれぞれで、選択されたビット線対が前記データ バス線に接続され、

前記ストレス試験モード時において、前記メモリバンク 内で、前記通常書き込みモード時よりも多いビット線対 が前記データバス線に同時に接続されることを特徴とす るダイナミックメモリデバイス。

【請求項5】請求項1」において、

前記データバス線は、第1のゲートを介して前記ビット 線対に接続される複数のローカルデータバス線と、当該 ローカルデータバス線に第2のゲートを介して接続され 40 るグローバルデータバス線とを有し、

前記書き込みアンプが前記グローバルデータバス線に接 続され.

前記通常書き込みモード時において、選択されたローカ ルデータバス線が前記第2のゲートを介して前記グロー バルデータバス線に接続され、前記ストレス試験モード 時において、前記通常書き込みモード時より多い複数の ローカルデータバス線が前記第2のゲートを介して前記 グローバルデータバス線に接続され、前記書き込みアン

カルデータバス線を介して、前記複数のビット線対にH レベル及びLレベルの電圧が印加されることを特徴とす るダイナミックメモリデバイス。

【請求項6】複数のビット線対と複数のワード線と、そ れらの交差位置に設けられた複数のメモリセルとを有す るダイナミックメモリデバイスにおいて、

書き込みアンプが接続されたデータバス線と、

前記ビット線対に設けられ、前記ビット線対を駆動する センスアンプとを有し、

化された後に、選択されたビット線対が前記データバス 線に接続され、前記書き込みアンプから前記選択された ビット線対にHレベル及びLレベルの電圧が印加され 第2の動作モード時において、前記第1の動作モード時 よりも多いビット線対が前記データバス線に接続され、 前記書き込みアンプから前記接続されたビット線対にH レベル及びLレベルの電圧が印加された後に、前記セン スアンプが活性化されることを特徴とするダイナミック メモリデバイス。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ダイナミックメモ リデバイスに関し、特に、ストレス試験において、ビッ ト線対間に有効にHレベルとLレベルを印加することが できるダイナミックメモリデバイスに関する。

[0002]

【従来の技術】ダイナミックメモリデバイス (またはD RAM)は、大容量で高速化が要求されると共に、高い 信頼性も要求されている。信頼性向上の手段として、出 前記通常書き込みモード時において、前記複数のメモリ 30 荷前にデバイスにストレスを印加して、製造時に形成さ れた欠陥を顕在化させるストレス試験が行われる。この ストレス試験では、メモリデバイスの不良の典型例であ る、隣接するビット線対間のショート状態を顕在化する ために、隣接するビット線対間に交互にHレベルとしレ ベルの電圧を一定時間与え、製造時にビット線対間に発 生した中途半端な欠陥を完全な欠陥に変化させて顕在化 させる。かかるストレス印加後に、動作試験をすること により、市場に信頼性の低い不良品が出るのを防いでい る。

[0003]

【発明が解決しようとする課題】しかしながら、通常の メモリデバイスでは、外部からビット線対に電圧を印加 するためには、ライトコマンドを利用して、外部端子、 書き込みアンプ、データバス線、ビット線対の経路で、 選択された1対のビット線対にHレベルとLレベルの電 圧を印加しなければならない。大容量のダイナミックメ モリデバイスは、複数のメモリバンクを有し、各メモリ バンク内が複数のメモリブロックで構成され、各メモリ ブロック内に複数のビット線対を有するメモリセルアレ プにより前記グローバルデータバス線、前記複数のロー 50 イが設けられる。その場合、複数のメモリバンクを同時

に活性化する動作モードを利用して、各メモリバンク内 のビット線対に外部から所望の電圧を同時に印加するこ とはできる。但し、メモリバンク内では、通常、単一の メモリブロックしか選択できず、メモリブロック内で も、単一のビット線対しか選択できない。

【0004】従って、通常動作での機能を利用するかぎ り、ストレス試験において、チップ全体のうち極少数の ビット線対にしか、同時にHレベル/Lレベルの電圧を 与えることができない。従って、ストレス試験に長い時 間がかかり、結果的に製品の試験コストが上がってしま 10 ì.

【0005】従来、ダイナミックメモリデバイスにおい て、動作試験等の何らかの理由から、メモリブロック内 の複数のビット線対、または全ビット線対を選択して、 データバス線対に接続する機能が提案されている。更 に、複数のメモリブロックを選択して、グローバルデー タバス線対を複数のメモリブロックのローカルデータバ ス線対に接続する機能も提案されている。このような機 能を追加することにより、ストレス試験時において、同 時にHレベルとしレベル電圧を印加できるビット線対の 20 本数を増やして、ストレス試験時間を短縮することが考 えられる。

【0006】しかし、上記の複数ビット線対選択機能や 複数メモリブロック選択機能などを利用しても、従来の ライトコマンドを利用する限りは、複数のビット線対に 接続されるセンスアンプを全て反転させるだけのドライ ブ能力をライトアンプに期待することは不可能である。 センスアンプを活性化することは、ビット線対を十分H レベル及びLレベルに駆動するためには必要であり、か かるセンスアンプの存在は、ストレス試験において複数 30 のビット線対に同時にストレスを印加する場合に弊害と なる。

【0007】そこで、本発明の目的は、ストレス試験時 間を短縮したメモリデバイスを提供することにある。

【0008】更に、本発明の目的は、複数のビット線対 にH、Lレベルの電圧を同時に印加することが可能なメ モリデバイスを提供することにある。

[0009]

【課題を解決するための手段】上記の目的を達成するた めに、本発明の第1の側面は、ストレス試験モードの時 40 に、通常の書き込みモード時より多くのビット線対がデ ータバス線に同時に接続され、データバス線に接続され た書き込みアンプから同時接続されたビット線対にHレ ベルとLレベル電圧を印加する。その後、通常の書き込 みモード時とは異なるタイミングで、選択されたビット 線対のセンスアンプを活性化して、上記ビット線対を駆 動し十分な電圧を印加する。

【0010】上記の第1の側面において、データバス線 が、グローバルデータバス線とそれに接続可能な複数の ローカルデータバス線とを有し、ビット線対は、ローカ 50 【0016】図1は、本実施の形態例におけるダイナミ

ルデータバス線に選択的に接続される構成の場合は、前 記ストレス試験モード時に、通常の書き込みモード時よ り多くのローカルデータバス線がグローバルデータバス 線に接続される。そして、書き込みアンプはグローバル データバス線に接続されている。

4

【0011】通常の書き込みモードでは、ワード線が駆 動された後にセンスアンプが活性化されてビット線対が 駆動され、その後、書き込みアンプからビット線対を駆 動して書き込みデータがメモリセルに書き込まれる。従 って、書き込みアンプは、選択されたビット線に接続さ れたセンスアンプを反転させることが必要である。それ に対して、本発明の第1の側面では、ストレス試験モー ドにおいて、書き込みアンプでビット線対を駆動した後 に、センスアンプを駆動するので、書き込みアンプが複 数のセンスアンプを反転する必要がなく、書き込みアン プで複数のビット線対を駆動することが可能になる。

【0012】より好ましい実施例では、外部からストレ ス試験モード信号を特定の信号またはコマンドによりメ モリデバイスに与え、データ入力端子からストレス印加 のデータ信号を与えて、通常モード時よりも多い複数の ビット線対をデータバス線に接続し、書き込みアンプか らビット線対をHレベルとLレベルに駆動する。一定時 間経過後のタイミングで、外部からセンスアンプ活性化 タイミング信号を与えて、選択されたビット線対に対応 するセンスアンプを活性化し、ビット線対をHレベルと レレベルに駆動する。上記のデータ信号とセンスアンプ 活性化タイミング信号は、内部回路によって特別に生成 されるようにしてもよい。

【0013】上記の発明によれば、既存の書き込みアン プを利用して、複数のビット線対に対して同時にストレ スを印加することができるので、ストレス試験時間を短 縮することができる。

【0014】上記の目的は、本発明の第2の側面では、 複数のビット線対と複数のワード線と、それらの交差位 置に設けられた複数のメモリセルとを有するダイナミッ クメモリデバイスにおいて、書き込みアンプが接続され たデータバス線と、前記ビット線対に設けられ、前記ビ ット線対を駆動するセンスアンプとを有し、ストレス試 験モードの時に、通常書き込みモード時より多い前記ビ ット線対が前記データバス線に同時に接続され、前記書 き込みアンプから同時接続された前記ビット線対にHレ ベルとしレベルの電圧が印加され、その後、前記通常書 き込みモード時とは異なるタイミングで、前記選択され たビット線対の前記センスアンプが活性化され、当該ビ ット線対が駆動されることを特徴とする。

[0015]

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態例を説明する。しかしながら、かかる実施の形 態例が、本発明の技術的範囲を限定するものではない。

ックメモリデバイスの全体構成図である。図面の左側に チップ1が示され、図面の右側にチップ1内の1つのメ モリバンクBNKOの構成が拡大して示される。図1に示さ れたチップ1内には、8つのメモリバンクBNKO~BNK7 と、周辺回路部2とが設けられる。各メモリバンク内に は、図1の右側に示される通り、複数のメモリブロック BLKO~BLK3に分割され、メインワードデコーダMMDECの 列3と、サブワードデコーダSWDECの列5と、コラムデ コーダのECの列4とが設けられる。周辺回路部2には、 生成するタイミングジェネレータや、アドレスバッフ ァ、データバッファ、アドレスデコーダ等が設けられ る。

【0017】メモリブロックBLKn内では、図示しない複 数のビット線対と、ワード線と、それらの交差位置に設 けられた複数のメモリセルとを有するメモリセルアレイ MCAが、複数に分割して配置され、各メモリセルアレイM CAは、サブワードデコーダSWDECによりワード線が選択 され、隣接するセンスアンプSAによりビット線対が駆動 される。

【0018】センスアンプ回路部SAの列6は、両側にメ モリセルアレイMCAを有し、一方のメモリセルアレイの ビット線対がセンスアンプ回路部SAに接続される場合 は、他方のメモリセルアレイのビット線対はセンスアン プ回路部SAから切断される。即ち、両側のメモリセル アレイMCAにより共有されるシェアード型センスアンプ

【0019】従って、メモリブロックBNKnは、ローアド レスをデコードするメインワードデコーダ、より具体的 にはビット線トランスファ信号生成回路、により生成さ 30 れたブロック選択信号により選択され、選択されたメモ リセルアレイMCAのビット線対がセンスアンプSAに接続 される。従って、センスアンプの選択はブロック選択信 号に基づいて行われる。また、メモリセルアレイ内のビ ット線対は、コラムアドレスをデコードするコラムデコ ーダにより生成されたコラム選択信号により選択され、 図示しないデータバス線に接続される。

【0020】図2は、メモリセルアレイとセンスアンプ 列の構成図である。図2には、図1のメモリブロックBL K1、BLK2の一部が示される。メモリセルアレイMCAの間 に、センスアンプSAの列が配置される。メモリセルア レイMCA内には、複数のビット線対BL,/BLとそれに交差 する複数のワード線肌とが設けられ、それらの交差位置 に図示されないメモリセルが配置される。例えば、セン スアンプ回路部SA00には、両側にビット線対BL./BLが 配置され、サブセンスアンプ制御回路SSACが生成するビ ット線トランスファー信号BLTOX,1Xにより選択された側 のビット線対が、センスアンプ回路部SA00に接続され

ードするメインワードデコーダMWDECにより、メインワ ード線MMLが選択され、更にローアドレスの別の一部を デコードするサブワードデコーダSWDECにより、ワード 線肌が選択され、駆動される。各サーブワードデコーダ SWDECは、対応するメモリセルアレイMCA内のワード線W しを駆動する。

【0022】センスアンプとビット線対との接続や、セ ンスアンプの活性化等を制御する回路は、メインセンス アンプ制御回路MSACと、サブセンスアンプ制御回路SSAC 図示しないが、動作コマンドに従って種々の制御信号を 10 とで構成される。メインセンスアンプ制御回路MSACは、 メモリブロックBLKnに共通に設けられ、サブセンスアン プ制御回路SSACは、各メモリセルアレイMCA毎に設けら れ、それに隣接するセンスアンプ回路の列を直接制御す る。センスアンプとビット線対との接続を制御するビッ ト線トランスファー信号BLTOx,1xは、その論理反転信号 BLTOz,1zから生成される。また、センスアンプの活性化 を制御するセンスアンプ活性化信号PSA、NSAは、センス アンプ活性化タイミング信号LEに応答して生成される。 本実施の形態例では、センスアンプ活性化タイミング信 20 号LEは、通常動作時は、内部で所定のタイミングで生成 され、ストレス試験時は、外部から適切なタイミングで 供給される。

> トレス試験モード時に生成され、それぞれサブセンスア ンプ制御回路SSACと、メインセンスアンプ制御回路MSAC とに供給され、複数のビット線対を同時にデータバス線 に接続するよう制御する。ストレス試験モード信号の 1, φ2は、好ましくは、全ての制御回路MSAC,SSACに 供給され、全てのメモリブロックの選択、全てのセンス アンプの活性化を可能にする。

【0024】図2に示される通り、データバス線対は、 複数のメモリブロックBLKnに共通に設けられたグローバ ルデータバス線対GDB,/GDBと、各センスアンプ列毎に設 けられた複数のローカルデータバス線対LDB、/LDBとを有 する。グローバルデータバス線対GDB、/GDBとローカルデ ータバス線対LDB、/LDBとの間は、ブロック選択信号 øBL Kにより制御されるデータバスゲートDBGにより、選択的 に接続される。但し、ストレス試験モード時には、これ らのブロック選択信号

øBLKが通常動作時よりも多く選 40 択され、より好ましくは全て選択状態になり、データバ スゲートDBGが全て導通し、複数のローカルデータバス 線対LDB,/LDBがグローバルデータバス線対GDB,/GDBに同 時に接続される。ブロック選択信号
øBLKは、ローアド レスの一部をデコードする図示しないビット線トランス ファ信号発生回路により生成される。

【0025】図3は、センスアンプ回路部SAmeと、メイ ンセンスアンプ制御回路MSACと、サブセンスアンプ制御 回路SSACの具体的な回路図である。図中、電源VDD、電 源VDDより高い昇圧電源VPP、グランド電源VSSがそれぞ 【0021】ワード線WLは、ローアドレスの一部をデコ 50 れ示される。インバータやNORゲートなどは、特に表示

しなければ、電源VDDとグランドVSSとに接続されたCMOS 回路である。また、NチャネルMOSトランジスタは引用番号Nで、PチャネルMOSトランジスタは引用番号Pでそれぞれ示す。

【0026】図3の上部には、センスアンプ回路部SAmとその両側にメモリセルアレイMCAが示される。センスアンプ回路部SAm内には、(1)センスアンプ活性化信号PSA,NSAに応答して、ビット線対間の電圧差を検出して駆動するセンスアンプS/Aと、(2)ビット線リセット信号BRSに応答して、ビット線対間を短絡すると共にビット線対をプリチャージ電圧VPRに接続するビット線リセット回路を構成するトランジスタN1、N2、N3と、(3)コラム選択信号CLに応答して、ビット線対BL,/BLとローカルデータバス線対LDB,/LDBとを接続するコラムゲート回路のトランジスタN5、N6とが設けられる。

【0027】センスアンプ回路部SAmnの両側には、ビット線トランスファーゲートN01,N02とN11,N12が設けられ、これらのビット線トランスファーゲートを介して、左右のビット線対比、/BLがセンスアンプ回路部に選択的 20 に接続される。ビット線トランスファーゲートN01,N02とN11,N12は、サブセンスアンプ制御回路SSACが生成するビット線トランスファー信号BLTOx,1xによって、導通と非導通とが制御される。

【0028】メモリセルアレイMCA内には、複数のビット線対BL、/BLと、複数のワード線WLO、WL1と、それらの交差位置の1トランジスタと1キャパシタからなるメモリセルMCとが設けられる。

【0029】メインセンスアンプ制御回路MSACと、サブセンスアンプ制御回路SSACとによりセンスアンプ回路部 30 を制御する制御信号群が生成される。これらの制御信号群の、ビット線トランスファ信号BLTOx、1x、センスアンプ活性化信号NSA、PSA、ビット線リセット信号BRSは、センスアンプ回路部SAmmが配置されるセンスアンプ列領域上に延びるように配置され、それぞれのセンスアンプ回路部SAmm内の動作を制御する。

【0030】メインセンスアンプ制御回路MSACには、ローアドレスをデコードした図示しないロープリデコーダの出力を供給され、ビット線トランスファ信号BLTOZ,1zを生成るビット線トランスファ信号生成回路BLTGENが設 40けられる。更に、メインセンスアンプ制御回路は、ビット線トランスファ信号BLTOZ,1zとストレス試験モード信号の1とが供給されるNORゲート10と、そのNORゲート10をセンスアンプ活性化タイミング信号しEにより活性化するトランジスタN20,P21と、インバータ12.14を有する。

【0031】このメインセンスアンプ制御回路MSACでは、通常動作時に、プリチャージ状態のし、Lレベルから、ビット線トランスファ信号BLTOz,1zのいずれか一方がHレベルになる時に、NORゲート10の出力がHレ

ベル可能状態になる。このHレベル可能状態において、その後センスアンプ活性化タイミング信号LEがHレベルになるタイミングで、タイミング信号 ΦLEがLレベルになる。その結果、センスアンプ活性化タイミング信号対LEN,LEPは、Hレベル、Lレベルにそれぞれ制御される。つまり、ビット線トランスファ信号BLTO2,12は、メモリブロックBLKが非選択状態の場合は、両方ともLレベルを維持し、メモリブロックBLKが選択状態の場合は、一方がHレベルになる。従って、選択されたメモリブロックにおいて、センスアンプ活性化タイミング信号対LEN,LEPがHレベル/Lレベルになる。非選択のメモリブロックにおいては、センスアンプ活性化タイミング信号対LEN,LEPはLレベル/Hレベルである。

8

【0032】このセンスアンプ活性化タイミング信号対LEN,LEPは、サブセンスアンプ制御回路SSAC内のセンスアンプ活性化信号生成回路24のトランジスタN26,P23に供給され、活性化タイミング信号対LEN,LEPがHレベル/Lレベルの時(メモリブロック選択状態)は、センスアンプ活性化信号NSAがグランドVSSレベル、PSAが電源VDDレベルに駆動され、センスアンプS/Aが活性化される。逆に、信号対LEN,LEPがLレベル/Hレベルの時(メモリブロック非選択状態)は、センスアンプ活性化信号NSA、PSAが共にプリチャージレベルVPRのままであり、センスアンプS/Aは活性化されない。

【0033】サブセンスアンプ制御回路SSACでは、プリ チャージ状態において、ビット線トランスファ信号BLTO 2,12が共にLレベルの間は、それらをインバータ16, 18により反転したビット線トランスファ信号BLTOx,1x は、共にHレベルのまま、ビット線トランスファーゲー トNO1,NO2とN11,N12に供給され、それらのゲートを導通 する。この状態では、両側のビット線対がセンスアンプ 回路部のプリチャージ回路等に接続されている。NORゲ ート20には、ビット線トランスファ信号BLTOz,1zが供 給され、それらが共にLレベルの間は、ビット線リセッ ト信号BRSはHレベルであり、トランジスタN1,N2,N3が 導通状態になり、両側のビット線対が短絡されるととも に、プリチャージ電圧VPRに接続される。また、センス アンプ活性化信号発生回路24内のトランジスタN24.N2 5も導通状態になり、センスアンプ活性化信号PSA, NSAは 共にプリチャージ電圧VPRに維持され、センスアンプS/A は非活性状態を維持する。

【0034】プリチャージ状態からアクティブ状態になると、ビット線トランスファ信号RTOz,1zのいずれか一方がHレベルになり、NORゲート20の出力のビット線リセット信号BRSはLレベルになる。それに応答して、ビット線リセット回路のトランジスタN1,N2,N3は全て非導通状態になり、センスアンプ活性化信号生成回路24内のトランジスタN24,N25も非導通状態になる。

ら、ビット線トランスファ信号BLTOz,1zのいずれか一方 【0035】前述の通り、ビット線トランスファ信号BLがHレベルになる時に、NORゲート10の出力がHレ 50 TOz.1zのいずれか一方がHレベルになることは、そのメ

モリブロックが選択されたことを意味する。従って、メ モリブロックの選択によりビット線リセット信号BRSが Lレベルになると、インバータ22を介して、ブロック 選択信号

øBLKがHレベルになり、データバスゲートDBG を導通して、そのメモリブロックに属するローカルデー タバス線対LDB、/LDBをグローバルデータバス線対GDB、/G DBに接続する。

【0036】更に、ビット線トランスファ信号BLTOz.1z のいずれか一方がHレベルになることにより、その反転 果、非選択側のビット線対に対応するビット線トランス ファーゲートNO1, NO2、N11, N12が非導通になり、非選択 側のビット線対がセンスアンプS/Aから分離される。

【0037】次に、ストレス試験モード時には、ストレ ス試験モード信号 φ1, φ2 が共に Ηレベルになる。こ れらの信号 φ1, φ2の違いは、信号 φ1のHレベルが 昇圧電源VPPレベルであり、信号 62のHレベルが電源V DDレベルであることだけであり、そのロジックは同じで ンク内の全てのセンスアンプ制御回路MSAC,SSACに供給 される。このストレス試験モード信号 φ1, φ2は、ス トレス試験モード時に共にHレベルになり、全てのメモ BLKを活性状態のHレベルにする。

【0038】更に、ストレス試験モード時は、センスア ンプ活性化タイミング信号LEのHレベルに応答して、セ ンスアンプ活性化信号PSA,NSAが活性化状態のL、Hレ ベルになり、センスアンプ活性化タイミング信号LEのタ イミングで、センスアンプS/Aを活性化する。このセン 内部で生成されるタイミング信号LEOが、ストレス試験 モード時は、外部から供給されるタイミング信号LE1 が、それぞれ選択信号LESによって、選択される。即 ち、ストレス試験モード時は、センスアンプの活性化の タイミングは、外部から制御される。

【0039】ストレス試験モード時は、全てのメモリブ ロックにおいて、ビット線トランスファ信号BLTOz,1zが 共にレベルのままになり、ビット線トランスファーゲ ートは全て導通状態になる。また、ストレス試験モード る。従って、ストレス試験モード時は、全てのビット線 対BL,/BLが、コラムゲートN5,N6、ローカルデータバス 線対LDB、/LDB、データバスゲートDBG、グローバルデー タバス線対GDB、/GDBを経由して、対応する書き込みアン プWAに接続される。

【0040】そして、センスアンプを非活性状態にした まま、書き込みアンプWAが全てのビット線対をH、Lレ ベルに駆動し、所定時間後に外部からのタイミング信号 に応答して、全てのセンスアンプが活性化され、ビット 線対に十分なストレス電圧を印加する。

【0041】次に、本実施の形態例におけるダイナミッ クメモリデバイスのアクティブモード、ライトモード、 及びストレス試験モードにおける動作を、周辺回路を示 しながら順番に説明する。尚、ここでは、同期型DRA M (SDRAM)を例にして説明する。

10

【0042】現在普及しているSDRAMは、読み出し 動作を行う為には、最初にローアドレスと共にアクティ ブコマンドを供給して、選択されたメモリセルに対応す るワード線を選択して駆動し、メモリセルに記憶された 信号BLTOx,1xのいずれか一方がしレベルになる。その結 10 データをビット線対に読み出す。ビット線対にデータが 読み出されたタイミングで、センスアンプが活性化さ れ、ビット線対が駆動される。アクティブコマンドに続 いて、コラムアドレスと共にリードコマンドが入力さ れ、選択されたメモリセルに対応するコラムゲートが選 択され、ローカルデータバス線が選択され、グローバル データバス線を経由して、出力回路から出力される。 【0043】SDRAMにおける書き込み動作は、上記 と同じアクティブコマンドを入力した後に、コラムアド レス及び書き込みデータと共にライトコマンドを供給 20 し、ライトアンプからグローバルデータバス線、ローカ ルデータバス線、コラムゲートを介して、選択されたビ ット線対を駆動する。この駆動動作により、逆相のデー タが書き込まれる場合は、センスアンプの状態が反転さ

【0044】本実施の形態例のメモリデバイスは、上記 のアクティブモードやリードモード、ライトモード等の 通常動作に加えて、ストレス試験モードという別の動作 モードを有する。このストレス試験モードでは、通常モ ードとは異なる特別のコマンド等を供給し、全ビット線 スアンプ活性化タイミング信号LEには、通常動作時は、、30 対を全ローカルデータバス線とグローバルデータバス線 を経由して書き込みアンプに接続し、書き込みアンプに より全ビット線対を所望のHレベル、Lレベルに駆動 し、その後、外部から与えるセンスアンプ活性化タイミ ング信号LE1によって、全てのセンスアンプを活性化し て全てのビット線対をより高いHレベルに駆動する。 【0045】以下の説明により、上記の通常動作とスト レス試験モードでの動作との違いが明らかになる。 【0046】図4は、アクティブモード時の動作を説明 する為の周辺回路の構成図である。また、図5は、アク 時は、全てのコラム選択信号CLがHレベルに制御され 40 ティブモード時の動作波形図である。図3及び図4の構 成図と図5の動作波形図に従って、アクティブモード時 の動作を説明する。

> 【0047】クロックCLKの立ち上がりエッジに同期し て、コマンド入力端子CMDからアクティブコマンドACTV が供給されると、アドレス入力AddとしてローアドレスR Aがローアドレスバッファ33に取り込まれ、内部ロー アドレスS11が出力される。内部ローアドレスS11は、ロ ープリデコーダ34に入力され、デコードされた結果の ロープリデコーダ出力S12、S14、S16を出力す 50 る。ロープリデコーダ出力の一部S12は、ビット線ト

ランスファ信号生成回路BLTGENに供給され、ここでの例では、ビット線トランスファ信号生成回路BLTGENが、ビット線トランスファ信号BLT1ZをHレベルに立ち上げる。

【0048】即ち、図3に示される1対のビット線トラ ンスファ信号BLTOz, 1zの両方がLレベルの状態から、こ のアクティブコマンドにより、一方のビット線トランス ファ信号BLT1zがHレベルになる。このことは、図3中 の右側のビット線対群がセンスアンプ回路部から切り離 され、左側のビット線対群が選択されることを意味す る。つまり、インバータ18により、ビット線トランス ファ信号BLT1xはLレベルになり、右側のビット線トラ ンスファゲートN11,N12が共に非導通になり、センスア ンプS/Aと右側のビット線対BL,/BLとが切り離される。 【0049】更に、図3に示される通り、ビット線トラ ンスファ信号BLT1zがHレベルになると、メインセンス アンプ制御回路MSAC内のNORゲート10の出力はLレ ベルを出力できる状態になり、サブセンスアンプ制御回 路SSAC内のNORゲート20によりビット線リセット信 号BRSは、Lレベルになり、リセット回路のトランジス タN1, N2, N3は全て非導通状態になる。また、リ セット信号BRSのLレベルにより、ブロック選択信号のB LKがHレベルになり、データバスゲートDBGが導通し、 選択ブロックのローカルデータバス線対LDB、/LDBが、グ ローバルデータバス線対GDB、/GDBに接続される。更に、 リセット信号BRSがルレベルになって、センスアンプ活性 化信号生成回路24内のトランジスタN24,N25が共に非 導通になり、センスアンプ活性化信号PSA、NSAがプリチ ャージレベルVPRから切り離される。

【0050】図4に示される通り、ロープリデコーダ3 304の残りの出力S14,S16は、メインワードデコーダMWDECおよびサブワードデコーダSWDECに入力され、本例ではメインワード線MMLが選択され、ワード線MLOが選択されHレベルに駆動される。ワード線MLOの立ち上がりにより、メモリセルMCのデータがビット線BLOに出力し、記憶データに応じて、ビット線BLOを僅かに上昇または下降させる。

【0051】その後、タイミングジェネレータ30は、アクティブコマンドにより設定されたタイミングで、内部センスアンプ活性化タイミング信号LEOをHレベルにする。この時、タイミングジェネレータ30は、内部タイミング信号LEOを選択する選択信号LESを出力する。【0052】その結果、図3に示されたタイミング信号 選択回路LE-SWにより、内部センスアンプ活性化タイミング信号LEののタイミングで、センスアンプ活性化タイミング信号LEがHレベルになり、トランジスタN20、P21に供給され、NORゲートの出力 øLEをしレベルにする。これにより、更に別のセンスアンプ活性化タイミング信号LEN、LEPがそれぞれHレベル、Lレベルになり、生成回路24内のトランジスタN26と

P23を共に導通させる。その結果、センスアンプ活性 化信号NSA、PSAがそれぞれグランド電圧VSSと電 源電圧VDDになり、センスアンプS/Aを駆動する。このセ ンスアンプの活性化により、ビット線対間の微小電圧が 検出され、ビット線対がそれぞれ電源レベルとグランド レベルに駆動される。

12

【0053】以上が、アクティブコマンドによるアクティブモード時の動作である。

【0054】図6は、ライトモード時の動作を説明する 周辺回路部のブロック図である。また、図7は、ライト モード時の動作波形図である。ライトコマンドWITE は、アクティブコマンドACTV後の所定のタイミングで、 クロックCLKの立ち上がりエッジに同期して供給され る。この時、同時にアドレス入力Addからコラムアドレ スCA及び、データ入出力端子DQから書き込みデータDi nも、クロックCLKの立ち上がりエッジに同期して供給され、それぞれコラムアドレスバッファ36と、ライトデータバッファ40に取り込まれる。

【0055】内部コラムアドレスS36は、コラムプリ デコーダ38に入力され、デコードされ、出力S38が コラムデコーダCDECに供給される。コラムデコーダCDEC は、メモリバンク内の一つのコラム選択信号CLをHレベルにする。この選択されたコラム選択信号CLに応答して、図3のコラム選択ゲートN5,N6が共に導通し、選択されたビット線対BL,/BLが、ローカルデータバス線対LDB,/LDBに接続される。この結果、選択されたビット線対BL,/BLは、ローカルデータバス線対LDB,/LDB、グローバルデータバス線対GDB,/GDBを介して、書き込みアンプWAに接続される。

30 【0056】一方、ライトデータDinは、ライトデータバッファ40に取り込まれ、内部ライトデータS40が書き込みアンプWAに供給される。書き込みアンプWAは、この内部ライトデータS40に従って、メモリバンク内で選択された1対のビット線対BL,/BLをHレベル/Lレベルに駆動する。このビット線対の駆動時に同時に、逆相のデータを書き込む場合は、書き込みアンプがそのセンスアンプS/Aの状態を反転する。

【0057】尚、リードコマンドが与えられた場合は、 コラム選択信号CLがHレベルになり、センスアンプが 読み出したビット線対の状態が、データバス線対を介し て出力回路に伝えられる。

【0058】上記の通り、通常の書き込み動作では、少なくともメモリバンク内において、唯一のビット線対が、ローカルデータバス線対、グローバルデータバス線対を介して書き込みアンプに接続され、書き込みアンプWAは、センスアンプが活性化した状態で、選択されたビット線対を駆動すると共に、活性化状態のセンスアンプも反転させる。

タイミング信号LEN、LEPがそれぞれHレベル、L 【0059】次に、本実施の形態例におけるストレス試 レベルになり、生成回路24内のトランジスタN26と 50 験モード時の動作について説明する。このストレス試験

モードでは、通常動作時よりも多くのビット線対(好ましくは全てのビット線対)を書き込みアンプに接続し、センスアンプ非活性化状態で、書き込みアンプがそれらのビット線対にHレベル/Lレベルの電圧を印加し、所定時間後のタイミングで、それらのビット線対に対応するセンスアンプを活性化する。センスアンプの活性化により、ビット線対には十分な電圧ストレスが印加される。その場合、ワード線は適宜Hレベルに駆動しても良い。ワード線が駆動される場合は、ビット線対間だけでなく、メモリセル間にもHレベルとLレベルの電圧を印加してストレスを印加することができ、メモリセル間の不良も顕在化させることができる。

【0060】図8は、ストレス試験モード時の動作を説明するための周辺回路部のブロック図である。また、図9は、ストレス試験モード時の動作波形図である。

【0061】メモリデバイスがスタンバイ状態にある状況で、外部からストレスコマンドSTRを投入することにより、メモリデバイスはストレス試験モードにエントリする。このストレスコマンドSTRは、ウエハー状態での試験時にのみ利用できる特別の入力端子を利用して、ストレスコマンド信号を与える方式でも良いし、または、通常使用時に使われるコマンドとは異なる特別のストレスコマンドをコマンド端子CMDから入力する方式でも良い。

【0062】ストレスコマンドSTRと同時に、外部からはビット線対に与えるべきストレス方向に対応するデータDinが、入出力端子DQOに供給される。また、別の入出力端子DQ1には、センスアンプ活性化タイミング信号LE1が供給されるが、ストレスコマンドSTRが供給される時点では、非活性状態(Lレベル)である。

【0063】ストレスコマンドSTRが与えられると、タイミングジェネレータ30がそのコマンドに応答して、ストレス試験モード信号の1、の2を共にHレベルにし、更に、制御信号S22~S27を所定のタイミングで生成する。ストレス試験モード信号の1との2は同じ論理の信号であるが、信号の1はHレベルが昇圧電源VPPレベル、信号の2はHレベルが電源VDDレベルである点で異なる。【0064】このストレス試験モード信号の1、の2は、少なくともメモりバンク内で複数のメモリブロックの制御回路MSAC、SSACに供給される。より好ましくは、メモリバンク内の全てのメモリブロックの制御回路MSAC、SSACに供給される。

【0065】図3に示した通り、ストレス試験モード信号の1=Hにより、ビット線リセット信号BRSがレベルになって、トランジスタN24,N25が非導通になり、センスアンプ活性化信号PSA、NSAとプリチャージ電圧VPRとが分離される。ビット線リセット信号BRSのレレベルにより、更に、ブロック選択信号のBLKがHレベルになり、グローバルデータバス線対CDB、/GDBとローカルデータバス線対LDB、/LDBとをつなぐデータバスゲートDBCが導通

し、少なくともメモリバンク内の複数のローカルデータ バス線がグローバルデータバス線に接続される。より好 ましくは、全てのローカルデータバス線がグローバルデ ータバス線に接続される。

1 4

【0066】更に、ビット線リセット信号BRSのLレベルにより、トランジスタN1,N2,N3が非導通になり、メモリコア内の複数の、好ましくは全てのビット線対が、プリチャージ電圧VPRから切り離される。

【0068】コラムプリデコーダ38は、タイミングジェネレータ30からの制御信号S27によって、その出力S38が複数選択状態、好ましくは全選択状態にされる。それにより全コラム選択信号CLが選択状態(Hレベル)になる。この全コラム選択信号CLが選択状態になることにより、メモリバンク内の全てのビット線対BL,/20 BLが、対応するローカルデータバス線対LDB,/LDBに接続され、結局、全てのビット線対BL,/BLが、ローカルデータバス線対LDB,/LDBとグローバルデータバス線対GDB,/GDBとを介して、書き込みアンプWAに接続される状態になる。

【0069】データ入出力端子DQOにつながるライトデータバッファ40は、制御信号S22に応答して活性化され、入力データDinが内部ライトデータS40として内部に転送される。この内部ライトデータS40は、本実施の形態例において、一旦データスイッチ回路D-SWに、通常動作時においては、同時に入力される複数のライトデータをそれぞれ対応する書き込みアンプWAに供給するが、ストレス試験モードでは、データ入出力端子DQOの入力データだけを、全ての書き込みアンプWAに伝える。書き込みアンプWAに伝えられた書き込みデータは、グローバルデータバス線対GDB、/GDBに送られ、結局全てのビット線対BL、/BLに、データ入出力端子DQOの入力データに応じたHレベル/Lレベルの電圧が印加される。この時、センスアンプは非活性状態であるので、書き込みアンプWA

10 は、複数のビット線対、好ましくは全ビット線対を同時 に駆動することができる。但し、この駆動には、一定の 時間を要する。図示される通り、複数のビット線対のレ ベルは、プリチャージレベルVPR(VDD/2)から、徐々 にHレベル、Lレベル側に推移している。

【0070】通常動作時において、書き込みアンプWAは、グローバルデータバス線GDB、ローカルデータバス線LDBを介して、ただ1個のセンスアンプS/Aにデータを書き込むのに対して、ストレス試験モードでは、同一グローバルデータバス線GDBにつながる多数のセンスアンプS/Aに同時に思されるなどもなった。

50 プS/Aに同時に書き込みを行わなければならない。

【0071】その場合、多数のセンスアンプS/Aが、書き込むデータと逆相のデータを保持していると、書き込みアンプWAの能力ではそれらの複数のセンスアンプを反転することができず、書き込み不可能になる。従って、ストレス試験モードでは、センスアンプS/Aを非活性状態にしたままで、書き込みアンプWAが、複数のビット線対にHレベル/Lレベルの電圧を印加する。但し、センスアンプS/Aが非活性状態であっても、全てのビット線対BL、/BLに入力データが伝えられるには非常に長い時間がかかる。

【0072】さらに、ビット線対BL、/BLに入力データが伝えられても、図3に示すように、コラム選択信号CLを受けるコラムゲートトランジスタN5、N6は、Nチャネルトランジスタであるため、Hレベル側のビット線は、コラム選択信号CLのHレベルである電源VDDからトランジスタの閾値電圧Vthより低いレベル(VDD-Vth)までしか上がらない。

【0073】従って、ストレス試験モードでは、書き込みアンプが一定の長時間の間全てのビット線対にHレベル/Lレベルの電圧を印加した後に、センスアンプ活性 20 化タイミング信号LE1が、外部から入出力端子DQ1を介して与えられる。センスアンプS/Aの活性化は、入出力端子DQ1をHレベルにするタイミングで行われる。

【0074】ストレス試験モードでは、入出力端子DQ1 の入力は、タイミングジェネレータ30により制御信号 S25を介して活性化された外部LDバッファ42に送ら れ、LEスイッチ回路LE-SWに伝えられる。LEスイッチ回 路LE-SWは、通常動作時においては、タイミングジェネ レータ30が生成する内部センスアンプ活性化タイミン グ信号LEOを、タイミング信号LEとしてメインセンス アンプ制御回路MSACに供給する。一方、ストレス試験モ ードでは、外部LEバッファ42からの外部センスアンプ 活性化タイミング信号LE1をセンスアンプ活性化タイミ ング信号LEとして、メインセンスアンプ制御回路MSACに 供給する。これにより、入出力端子DQ1の変化がセンス アンプ活性化タイミング信号LEに伝えられ、図3に示し たメインセンスアンプ制御回路MSACにより、タイミング 信号LEP, LENに伝えられ、結局、全てのセンスアンプS/A が活性化される。センスアンプS/Aが活性化されると、 Hレベル側のビット線の電位は、電源VDDのレベルまで 上昇し、ビット線対には十分なストレスが印加される。 【0075】以上示した方式により、メモリデバイス内 の全てのビット線対に、同時に所望の電位を印加するこ とができる。

【0076】尚、通常動作時は、メモリバンク内で1つのビット線対が書き込みアンプに接続されるのに対して、ストレス試験モードでは、少なくともメモりバンク内で通常時よりも多い複数のビット線対が書き込みアンプに接続されれば、従来例より短時間でストレス試験を行うことができる。そして、より好ましくは、全てのビ 50

ット線対がそれぞれの書き込みアンプに接続されて、一度に全てのビット線対にストレスが印加される。また、より好ましくは、全てのワード線のHレベルに駆動され、全てのメモリセルがビット線対に接続される。 【0077】また、図8の例では、コラムプリデコーダ

16

【0077】また、図8の例では、コラムプリデコーダ38や外部LEバッファー42への制御信号S27、S25がタイミングジェネレータ30から与えられているが、これらの制御信号S27、S25は、ストレス試験モード信号 φ2を利用することも可能である。

10 【0078】更に、上記のストレス試験モードにおいて、全てのワード線を選択状態にすることにより、隣接するメモリセル間での電圧ストレスを印加することができる。

【0079】更に、ストレス試験モードにおいて、センスアンプを活性化するタイミング信号を、内部のタイミングジェネレータが、ストレス試験コマンドに応答して、通常動作時と異なるタイミングで生成してもよい。【0080】以上の実施の形態をまとめると、次の通りである。

- 20 【0081】1.複数のビット線対と複数のワード線と、それらの交差位置に設けられた複数のメモリセルとを有するダイナミックメモリデバイスにおいて、書き込みアンプが接続されたデータバス線と、前記ビット線対に設けられ、前記ビット線対を駆動するセンスアンプとを有し、ストレス試験モードの時に、通常書き込みモード時より多い前記ビット線対が前記データバス線に同時に接続され、前記書き込みアンプから同時接続された前記ビット線対にHレベルとLレベルの電圧が印加され、その後、前記通常書き込みモード時とは異なるタイミングで、前記選択されたビット線対の前記センスアンプが活性化され、当該ビット線対が駆動されることを特徴とするダイナミックメモリデバイス。
 - 【0082】2. 上記1において、前記通常書き込みモード時において、前記センスアンプが活性化された後に、前記書き込みアンプから書き込みデータに応じて選択された前記ビット線対にHレベルとしレベルの電圧が印加されることを特徴とするダイナミックメモリデバイス。
 - 【0083】3.上記1において、更に、前記書き込みアンプに書き込みデータを供給するデータ入力端子を有し、前記ストレス試験モード時において、前記データ入力端子から供給された書き込みデータに従って、前記書き込みアンプが前記接続されたビット線対に電圧を印加することを特徴とするダイナミックメモリデバイス。【0084】4.上記1において、前記ストレス試験モード時において、前記センスアンプを活性化するタイミングで、外部からセンスアンプ活性化タイミング信号が供給されることを特徴とするダイナミックメモリデバイス。
- 50 【0085】5. 上記1において、前記ストレス試験モ

18

ード時において、前記センスアンプを活性化するタイミ ングで、内部でセンスアンプ活性化タイミング信号が供 給されることを特徴とするダイナミックメモリデバイ ス。

【0086】6.上記1において、更に、前記ビット線 対、ワード線、メモリセル及びセンスアンプをそれぞれ 有する複数のメモリバンクを有し、前記通常書き込みモ ード時において、前記複数のメモリバンクそれぞれで、 ビット線対が前記データバス線に接続され、前記ストレ 通常書き込みモード時よりも多いビット線対が前記デー タバス線に同時に接続されることを特徴とするダイナミ ックメモリデバイス。

【0087】7. 上記6において、前記ストレス試験モ ード時において、前記メモリバンク内で、全てのビット 線対が前記データバス線に同時に接続されることを特徴 とするダイナミックメモリ。

【0088】8. 上記1において、前記データバス線 は、第1のゲートを介して前記ビット線対に接続される 複数のローカルデータバス線と、当該ローカルデータバ 20 時間を短くすることができる。 ス線に第2のゲートを介して接続されるグローバルデー タバス線とを有し、前記書き込みアンプが前記グローバ ルデータバス線に接続され、前記通常書き込みモード時 において、選択されたローカルデータバス線が前記第2 のゲートを介して前記グローバルデータバス線に接続さ れ、前記ストレス試験モード時において、複数のローカ ルデータバス線が前記第2のゲートを介して前記グロー バルデータバス線に接続され、前記書き込みアンプによ り前記グローバルデータバス線、前記複数のローカルデ ータバス線を介して、前記複数のビット線対にHレベル 30 及びレレベルの電圧が印加されることを特徴とするダイ ナミックメモリデバイス。

【0089】9. 上記8において、前記ストレス試験モ ード時において、前記メモリバンク内で、全ての前記ロ ーカルデータバス線が前記グローバルデータバス線に接 続され、全てのビット線対が前記ローカルデータバス線 に接続され、全てのセンスアンプが活性化されることを 特徴とするダイナミックメモリデバイス。

【0090】10.上記1において、前記ストレス試験 モード時において、全てのワード線が選択されることを 40 WL 特徴とするダイナミックメモリデバイス。

【0091】11.複数のビット線対と複数のワード線 と、それらの交差位置に設けられた複数のメモリセルと を有するダイナミックメモリデバイスにおいて、書き込 みアンプが接続されたデータバス線と、前記ビット線対 に設けられ、前記ビット線対を駆動するセンスアンプと を有し、第1の動作モード時において、前記センスアン プが活性化された後に、選択されたビット線対が前記デ ータバス線に接続され、前記書き込みアンプから前記選 択されたビット線対にHレベル及びLレベルの電圧が印 加され、第2の動作モード時において、前記第1の動作 モード時よりも多いビット線対が前記データバス線に接 続され、前記書き込みアンプから前記接続されたビット 線対にHレベル及びLレベルの電圧が印加された後に、 前記センスアンプが活性化されることを特徴とするダイ ナミックメモリデバイス。

【0092】12. 上記11において、前記第1の動作 モードは、通常書き込みモードであり、前記第2の動作 ス試験モード時において、前記メモリバンク内で、前記 10 モードは、ストレス試験モードであることを特徴とする ダイナミックメモリデバイス。

> 【0093】以上、本発明の保護範囲は、上記の実施の 形態例に限定されるものではなく、特許請求の範囲に記 載された発明とその均等物にまで及ぶものである。

[0094]

【発明の効果】以上、本発明によれば、ストレス試験時 において、通常書き込みモード時よりも多くのビット線 対に同時に書き込みアンプからHレベルとLレベルの電 圧を印加することができるので、ストレス試験に要する

【図面の簡単な説明】

BL,/BL

【図1】本実施の形態例におけるダイナミックメモリデ バイスの全体構成図である。

【図2】メモリセルアレイとセンスアンプ列の構成図で ある。

【図3】センスアンプ回路部SAmnと、メインセンスアン プ制御回路MSACと、サブセンスアンプ制御回路SSACの具 体的な回路図である。

【図4】アクティブモード時の動作を説明する為の周辺 回路の構成図である。

【図5】アクティブモード時の動作波形図である。

【図6】 ライトモード時の動作を説明する周辺回路部の ブロック図である。

【図7】 ライトモード時の動作波形図である。

【図8】ストレス試験モード時の動作を説明するための 周辺回路部のブロック図である。

【図9】ストレス試験モード時の動作波形図である。 【符号の説明】


ワード線 S/A センスアンプ LDB,/LDB ローカルデータバス線 GDB,/GBD グローバルデータバス線 WA 書き込みアンプ LE0 内部センスアンプ活性化タイミング信号 LE1 外部センスアンプ活性化タイミング信号 LE センスアンプ活性化タイミング信号

PSA. NSA センスアンプ活性化信号 $\phi 1, \phi 2$ ストレス試験モード信号


ビット線対

【図1】


メモリデパイス全体構成図




【図4】
ACTV時動作の周辺回路部プロック図




【図2】 メモリセルアレイとセンスアンプ列の構成図




【図3】






【図5】

ACTV時動作波形




【図6】


WRITE時動作の周辺回路部プロック図



【図7】
WRITE時動作波形



【図8】 ストレス試験モード時の動作の周辺回路部プロック図



【図9】 ストレス試験モード時動作波形

